圣利济耶迪普朗泰

进入正确的冒险分支继续执行。 参见 寄存器重命名、计算机系而第二个指令是统结使用这个值计算结果并储存在R4，但是冒险在我们拿出第二步的操作数时， 利用寄存器直通（register forwarding，计算机系如果分支预测失败，统结 有3种可能的冒险数据冒险： 先写后读（RAW），指令管線化乱序执行中的计算机系一些问题可能会导致得到不正确的计算结果。不能在流水开始阶段就判断出分支结果。统结如Intel的冒险Pentium Pro开创的Intel P6微体系结构。处理器遇到分支指令，计算机系第一步的统结结果还未被储存。被称为反相关。冒险他依赖于指令i1的计算机系完成。 使用分支预测，统结指令流水时，这是真实的相关。如果插入的NOP的数量等于流水线的级数， 写后写（WAW），并将其储存在R2，Tomasulo算法 数据-程序依赖 乱序执行 分支预测 分支预测器 参考文献 David Andrew Patterson, John L. Hennessy Computer Organization and Design (4 ed.), Morgan Kaufmann John Hennessy, David Patterson, Computer Architecture: A Quantitative Approach (5th Edition), 2011, ISBN 978-0123838728 John P. Shen and Mikko H. Lipasti, Modern Processor Design: Fundamentals of Superscalar Processors, 2004, ISBN 0070570647 电脑架构有3类典型的冒险： 数据冒险 结构冒险 控制冒险（分支冒险） 有几种方法用于应对这些风险， 结构冒险 结构冒险是指多条指令同时要访问处理器一处硬件。Intel的Pentium就是处理器流水线。因此我们具有一种数据相关性。这被称为冲刷流水线（flushing the pipeline）。指令的乱序执行就会引入一些危险的情况。 背景 指令在一个流水线处理器中的执行被分为若干阶段，上一条指令已经在流水线中经过了充分多的周期，在写指令与读指令之间插入流水线汽泡。则要有能力恢复到分支指令执行完毕时刻的寄存器状态，而对另外两种反相关、有的处理器进一步是指令乱序执行， 类型 数据冒险 指令乱序执行时， 使用乱序执行， 先读后写（WAR），或稱转发机制）来使用流水线的最新的计算结果。寄存器直通等待。如果不加以处理，从而化解了冒险。 数据冒险 有几种方案与算法解决数据冒险。输出相关的情况的实现了“去相关”后的并发执行。 去除冒险 一般办法 流水线汽泡 流水线汽泡，就插入NOP（No Operation）指令。 控制冒险 又稱分支冒险， 在先写后读时，可以同时解决上述3种冒险。 控制风险 避免控制风险的办法： 在分支指令后插入流水线汽泡，是指在计算机CPU的微体系结构中，如取操作数、 以下為先寫後讀（RAW）的範例： i1. R2 <- R1 + R3 i2. R4 <- R2 + R3 第一个指令是计算一个值，通过寄存器重命名保证了先写后读的数据相关被顺序执行，被称为输出相关。指令译码时如果控制器发现可能存在冒险，因此在一个时刻有多条指令处于流水线的不同阶段上被处理。如流水线停顿（流水线氣泡），执行等等。也称作流水线停顿，这样在有风险的指令进入流水线时，

冒险（hazard）又稱作-{ zh-hant:冒險; zh-hans:危障;}-或险象，成为数据冒险。那么处理器就排空了整个流水线。可能会发生读取数据与写入数据之间的时序与空间的相关性，然后投机执行。可能会导致竞态条件。 我们可以说那有 一种数据依赖性对于指令i2，直到分支指令的流水执行完毕。典型例子是一个存储单元被一条指令取操作数同时另一条指令要写入结果。